一种新的AES算法的FPGA实现方法研究

Abstract

文章主要讨论了高级加密标准（AES）算法在主频较低情况下的硬件实现。根据AES算法的结构特点和硬件实现的具体原理,提出了一种AES算法的硬件实现方法。该方法采用在单个时钟周期内执行多轮加密的策略,并使用流水线,做到了兼顾加密的速度和较低的时钟频率。最后,与现有的方法进行了分析比较。

Keywords

• 密钥扩展;轮变换;流水线